XC7A50T-3FGG484E został zoptymalizowany pod kątem zastosowań o niskiej mocy, które wymagają seryjnych transceiverów, wysokiej przepustowości DSP i logiki. Zapewnij najniższy całkowity koszt materiału dla zastosowań o wysokiej przepustowości i wrażliwych na koszty.
XC7A50T-3FGG484E został zoptymalizowany do zastosowań o niskiej mocy, które wymagają seryjnych transceiverów, wysokiej przepustowości DSP i logiki. Zapewnij najniższy całkowity koszt materiału dla zastosowań o wysokiej przepustowości i wrażliwych na koszty.
Funkcje funkcjonalne
Zaawansowana wysokowydajna logika FPGA w oparciu o technologię True 6-Enput Table, konfigurowalną jako pamięć rozproszona.
36 kb Dual Port Block RAM z wbudowaną logiką FIFO do buforowania danych na chipie.
Technologia Wysokiej wydajności Selectio ™, obsługująca interfejsy DDR3 do 1866 MB/s.
Szybkie połączenie szeregowe, wbudowany transceiver Gigabit, z prędkościami od 600 MB/s do 6,6 GB/s, a następnie do 28,05 GB/s, zapewniając specjalny tryb o niskiej mocy zoptymalizowany dla interfejsów ChIP do układów ChIP.
Konfigurowalny interfejs analogowy użytkownika integruje podwójny kanał 12-bitowy 1MSPS Przekształcenie analogowo-cyfrowe oraz czujniki termiczne i mocy na chipie.
Cyfrowy układ procesora sygnału, wyposażony w mnożniki 25 x 18, 48-bitowy akumulator i schemat przed drabiną do filtrowania o wysokiej wydajności, w tym zoptymalizowane filtrowanie współczynnika symetrycznego.
Potężny układ zarządzania zegar, który łączy moduły zarządzania zegara i hybrydowe, zdolne do osiągnięcia wysokiej precyzji i niskiego drgania.
Zintegrowany blok PCIE, odpowiedni dla X8 Gen3 punktów i konstrukcji portów korzeniowych.
Wiele opcji konfiguracji, w tym obsługę przechowywania towarów, 256-bitowe szyfrowanie AES z uwierzytelnianiem HRC/SHA-256 oraz wbudowane wykrywanie i korekta SEU.
