Seria XC7A50T-2CPG236I Artix ® -7 jest zoptymalizowana pod kątem zastosowań o niskim poborze mocy, które wymagają szeregowych transceiverów, wysokiego DSP i przepustowości logicznej. Zapewniają najniższy całkowity koszt materiałów w zastosowaniach wymagających dużej przepustowości i wrażliwych na koszty
Seria XC7A50T-2CPG236I Artix ® -7 jest zoptymalizowana pod kątem zastosowań o niskim poborze mocy, które wymagają szeregowych transceiverów, wysokiego DSP i przepustowości logicznej. Zapewniają najniższy całkowity koszt materiałów w zastosowaniach wymagających dużej przepustowości i wrażliwych na koszty.
cechy produktu
Zaawansowana, wysokowydajna logika FPGA opiera się na technologii prawdziwej 6-wejściowej tablicy przeglądowej (LUT) i może być skonfigurowana jako pamięć rozproszona.
Dwuportowa blokowa pamięć RAM o pojemności 36 Kb z wbudowaną logiką FIFO do buforowania danych w chipie.
Wysokowydajna technologia SelectIO ™ obsługująca interfejsy DDR3 do 1866 Mb/s.
Szybkie połączenie szeregowe, wbudowany gigabitowy transceiver o prędkościach od 600 Mb/s do 6,6 Gb/s, a następnie do 28,05 Gb/s, zapewniający specjalny tryb niskiego poboru mocy zoptymalizowany pod kątem interfejsów między chipami.
Konfigurowalny przez użytkownika interfejs analogowy (XADC), zintegrowany z dwukanałowym 12-bitowym przetwornikiem analogowo-cyfrowym 1MSPS oraz wbudowanymi czujnikami temperatury i mocy.
Układ DSP z mnożnikami 25 x 18, 48-bitowym akumulatorem i diagramem drabinkowym zapewniającym wysoką wydajność filtrowania (w tym zoptymalizowane symetryczne filtrowanie współczynnikowe).
Potężny układ zarządzający zegarem (CMT), który łączy w sobie pętlę synchronizacji fazowej (PLL) i moduły menedżera zegara w trybie mieszanym (MMCM), aby osiągnąć wysoką precyzję i niski poziom jittera.
Wykorzystanie MicroBlaze ™ Szybkie wdrażanie wbudowanego przetwarzania przez procesory.
Zintegrowany blok PCI Express ® (PCIe), odpowiedni dla punktów końcowych x8 Gen3 i projektów portów głównych.
Wiele opcji konfiguracji, w tym obsługa przechowywania towarów, 256-bitowe szyfrowanie AES z uwierzytelnianiem HRC/SHA-256 oraz wbudowane wykrywanie i korekcja SEU.
Niski koszt, przewodowy, czysty chip typu flip chip i opakowanie typu flip chip o wysokiej integralności sygnału, ułatwiające migrację między produktami z tej samej serii obudów. Wszystkie opakowania są dostępne w opakowaniach bezołowiowych, a niektóre opakowania oferują opcje z ołowiem.
Zaprojektowany z myślą o wysokiej wydajności i niskim zużyciu energii, wykorzystuje technologię procesową 28 nanometrów, HKMG, HPL, technologię procesową z napięciem rdzenia 1,0 V i opcję napięcia rdzenia 0,9 V, która pozwala osiągnąć niższe zużycie energii.
