10CL080YU484C8G

10CL080YU484C8G został zoptymalizowany pod kątem niskich kosztów i niskiego zużycia energii statycznej, co czyni go idealnym wyborem do zastosowań na dużą skalę i wrażliwych na koszty.

Urządzenie 10CL080YU484C8G zapewnia programowalne bramki o dużej gęstości, zasoby pokładowe i uniwersalne wejścia/wyjścia. Zasoby te mogą spełniać wymagania dotyczące rozbudowy we/wy i interfejsu chip-chip.

Charakterystyka

Opcje napięcia jądra 1,0 V i 1,2 V

Zapewnia poziomy temperatur w obiektach komercyjnych, przemysłowych i motoryzacyjnych

Wiele gęstości urządzeń z funkcją migracji pinów

Zgodny ze standardami RoHS6

Element logiczny (LE) — tablica przeglądowa z czterema wejściami (LUT) i rejestr

Wszystkie LE mają rozbudowane okablowanie/metalowe połączenia między sobą

Jeden tryb mnożnika 18x18 lub dwa tryby mnożnika 9x9, które można łączyć kaskadowo

Kompletny DSP IP dla akceleracji algorytmu

Obsługuje wiele standardów we/wy

Programowalna funkcja wejścia/wyjścia

Nadajniki i odbiorniki prawdziwego LVDS i analogowego LVDS

Na terminalu chipowym (OCT)

Aktywny szeregowy (AS), pasywny szeregowy (PS), szybki pasywny równoległy (FPP)

Schemat konfiguracji JTAG

Skonfiguruj dekompresję danych

Zdalna aktualizacja systemu

Do czterech uniwersalnych PLL

Zapewniają zaawansowane funkcje zarządzania zegarem i syntezy, które mogą sterować globalnym zegarem całego urządzenia i zasilać wszystkie ćwiartki urządzenia

Do 15 dedykowanych pinów zegara, zdolnych do sterowania do 20 zegarów globalnych